Zum Inhalt springen
Der Guide für ein smartes Leben.
KERN-KOMPETENZ

Teil 2: Intels neue Core-Mikroarchitektur

Autoren: Redaktion pcmagazin und Guido Lohmann • 17.10.2006 • ca. 0:30 Min

Frei nach dem Motto "viel hilft viel" hat Intel der neuen Architektur einen zusätzlichen "Simple Decoder" spendiert. Als zusätzlicher Decoder zu den bereits in der Yonah-Architektur enthaltenen beiden Simple und einen Complex Decoder soll die Verarbeitungsgeschwindigkeit bei optimaler Auslastung d...

Frei nach dem Motto "viel hilft viel" hat Intel der neuen Architektur einen zusätzlichen "Simple Decoder" spendiert. Als zusätzlicher Decoder zu den bereits in der Yonah-Architektur enthaltenen beiden Simple und einen Complex Decoder soll die Verarbeitungsgeschwindigkeit bei optimaler Auslastung der Decoder um 33 Prozent zulegen. Damit die Einheiten möglichst selten Däumchen drehen, wurde der Extended Stack Pointer (ESP) verbessert, der durch die Vorhersage wahrscheinlich benötigter Speicheradressen für ausreichend schnellen Nachschub sorgen soll.

Intels neue Core-Mikroarchitektur
Die Core-Mikroarchitektur im Diagramm. Zwei Kerne greifen auf einen gemeinsamen Cache zu. Die Verbindung zum System erfolgt über einen geteilten FSB. Physikalisch passen die Core-2-Prozessoren in jedes Sockel-775-Mainboard. Doch nicht jeder Chipsatz ist geeignet. Welche CPU mit welchem Chipsatz zusammenarbeitet, zeigt die Tabelle am Ende des Artikels.
© Archiv

Ein weiterer wichtiger Bestandteil der Wide Dynamic Execution ist die Macro Fusion, die die Anzahl der Micro-Ops in der Praxis um etwa 10 Prozent senken soll. Bei der Macro Fusion werden Befehle, die zusammenpassen, zu einer Micro-Operation verschmolzen.